FPGA中阻塞赋值和非阻塞赋值
FPGA 赋值 阻塞
2023-09-11 14:14:49 时间
目录
非阻塞赋值
定义输入为clk,a;输出为b,c;则代码为:
module non_block(clk,a,b,c);
input clk;
input a;
output reg b,c;
always @(posedge clk)
begin
b <= a;
c <= b;
end
endmodule
阻塞赋值
定义输入为clk,a;输出为b,c;则代码为:
module block(clk,a,b,c);
input clk;
input a;
output reg b,c;
always @(posedge clk)
begin
b = a;
c = b;
end
endmodule
相关文章
- 基于FPGA的FIR低通滤波器verilog开发,包含testbench测试程序,输入噪声信号使用MATLAB模拟产生
- 重温FPGA开发27
- 重温FPGA开发 1
- FPGA设计-时序约束
- 【数字IC/FPGA】占空比50%任意整数分频
- IC/FPGA设计中的静态时序分析(STA)
- FPGA-LCD1602显示-第一次尝试使用task写可综合程序
- FPGA-LCD字符显示驱动
- FPGA-LCD基础驱动
- FPGA | 深入理解复位(补充)
- FPGA | 深入理解复位
- 基于FPGA的UDP 通信(三)
- FPGA/HDL 人员开发利器-TerosHDL(开源 IDE)
- FPGA片内RAM读写测试实验+逻辑分析仪ila
- FPGA 20个例程篇:9.DDR3内存颗粒初始化写入并通过RS232读取(下)