重温FPGA开发30
重温FPGA开发37
USB2.0 高速数据传输系统应用 CY7C68013：结构 3个组成部分： FPGA的应用逻辑开发 a ADC 采集数据通过FPGA传给USB芯片 b 摄像头采集数据通过 FPG
日期 2023-06-12 10:48:40重温FPGA开发36
DDR3 原理与应用课程 为什么要使用DDR3 对于容量的需求对于速度的需求 1080p 视频图像 采集1080p的图像，显示再HDMI显示器上 1920108024 = 5MB 图像应用里面使
日期 2023-06-12 10:48:40
重温FPGA开发35
FIFO模型与场景应用 FIFIO first in first out 只能顺序存取 FIFO的基本场景？ FPGA内部有个计数器，以50MHz的频率计数，此时，我
日期 2023-06-12 10:48:40
重温FPGA开发33
RGB TFT显示屏原理与驱动实现 TFT触摸显示屏模块介绍 位宽换成16位，多出来的引脚，不分配或者分配到空 没有分配引脚的话，会报错。但是也有解决方案。 在XDC里面加入这
日期 2023-06-12 10:48:40重温FPGA开发32
VGA成像原理与时序详解 VGA、RGBTFT、HDMI 显示，VGA是最基础的 在基于FPGA的数字系统设计中，VGA显示实验是一个大家绕不开的话题，毕竟使用FPGA就能驱动平
日期 2023-06-12 10:48:40重温FPGA开发26
认识、理解并运用FPGA中的存储器 某芯片，有500个寄存器，需要在上电的时候由FPGA向这些寄存器中写入初始值，初始值已经通过相应的文档给出了具体值哦，这些值都是已
日期 2023-06-12 10:48:40
重温FPGA开发22
数码管段码显示与动态扫描原理和实现 多位数码管： 对于三位的共阴极数码管 第0.001秒：让数码管0的a亮，其他数码管全灭，sel0 为高电平，
日期 2023-06-12 10:48:40重温FPGA开发20
基于verilog系统函数语法的按键消抖 讲解实用的TB编写语法 随机函数： random 优化 testbench文件 `timescale 1ns/1ns module key_filter
日期 2023-06-12 10:48:40重温FPGA开发19
基于状态机的按键消抖verilog实现 module key_filte( clk, reset, key, key_p_flag, key_r_flag ); input clk; input re
日期 2023-06-12 10:48:40
重温FPGA开发18
基于状态机的按键消抖 课程重点：学会分析状态 理想中认为是，上面的状态，但是实际可能是下面的状态。 首先按键分为几个工作状态： 1 没有被按下
日期 2023-06-12 10:48:40
重温FPGA开发15
串口接收原理与思路 前面完成了串口发送，现在反过来看，如何完成串口接收呢？ 把里面的8位数据解出来。 接收主要是读电平状态， 低电平概率比较小，所
日期 2023-06-12 10:48:40重温FPGA开发10
verilog 基础语法与应用3 verilog中的阻塞赋值和非阻塞赋值 // 这里既不是阻塞也不是非阻塞 always@(*) case(a,b,c) 0:out=8'b00000001;
日期 2023-06-12 10:48:40重温FPGA开发4
1. 3-8 译码器设计 将3位的输入信号输出8位的输出信号。 通过三个信号来控制8个信号的组合。 2. 创建vivado工程 2.1 设计定义 3个输入，8个输出 a 画框图 b Verilog
日期 2023-06-12 10:48:40重温FPGA开发3
vivado 基本开发流程 1 vivado创建工程 2 mux2 二选一 输入a b 控制信号 SEL 输出out 端口属性 a b sel 输入 out 输出 SEL = 1 out = a SEL
日期 2023-06-12 10:48:40