《软件功能测试自动化实战教程》—第6章6.7节文件数据源的数据驱测试

本节书摘来自异步社区《软件功能测试自动化实战教程》一书中的第6章6.7节文件数据源的数据驱测试，作者51Testing网 , 周焕来 , 贾海涛，更多章节内容可以访问云栖社区“异步社区”公众号查看。

6.7 文件数据源的数据驱测试
软件功能测试自动化实战教程
执行数据驱测试前要先定义测试所需的数据源，数据驱动测试的数据源除了UFT自带的DataTable之外，可以是文本文件、Excel文件、数据库表格等。本小节主要列举了以文本文件或者以Excel文件为代表的文件数据源的数据驱动测试实例。

6.7.1 文本文件作为数据源
在本实例中以UFT自带订票系统为例讲解如何使用文本文件存储数据源实现数据驱动测试。

首先，录制订票系统的业务流程，如图6-44所示：

其次，用记事本编辑一个文本文件作为测试的数据源，在文本文件中的每一行测试数据包括了订票系统中预订航班的时间、航班预订的起点、航班预订的终点及航班表名称，它们代表了调用订票系统做的一个测试动作。这四个输入数据采用分号将其分隔开，把文件保存为DataCase.txt文件存放于C盘中，格式如下：



然后，在录制好的UFT脚本中编辑脚本实现文本文件作为数据源的数据驱动测试。修改后的UFT脚本如下：



在该脚本中，先创建FileSystemObject对象，该对象是Windows文件系统对象，它可以将一系列操作文件和文件夹的动作通过调用对象本身的属性直接实现。在本实例中采用的是OpenTextFile函数对文件进行读、写或追加。再采用SystemUtil对象的Run方法打开UFT中的订票系统，在循环中访问数据文件，每次读入一行数据直到最后一行，每一行采用Split函数按分号“；”切割取到每个变量对应的数据，在本实例订票系统的脚本中预订航班的时间数据、航班起点、航班终点、名称分别就可以用DataStr（0）、DataStr（1）、DataStr（2）、DataStr（3）替换。

编辑完脚本后，运行UFT就可以实现外部数据源的数据驱动测试，由于在DataCase.txt文件中包括了3行数据，则订票系统一共要运行3次。运行结果如图6-45、图6-46和图6-47所示。

6.7.2 Excel作为数据源
用Excel组织测试数据是采用外部数据源进行数据驱动测试中很常见的一种方法。采用文本文件作为数据源的一个不足点就是用户需要自己定义数据之间的分隔符，并且在读入数据时用Split函数来进行分割。然而采用Excel文件作为数据源则可以避免这个不足，因为Excel本身就是用于数据表格存储的，每一个数据采用一个单元格存储。在本实例中仍然以UFT自带订票系统为例讲解如何使用Excel文件存储数据源实现数据驱动测试。在本实例中，业务流程与文本文件作为外部数据源的数据驱动测试一样，因此它的脚本如图6-44所示。

然后设计数据源，在Excel表格中每一行测试数据包括了订票系统中预订航班的时间（Data_of_Flight）、航班预订的起点（Fly_From）、航班预订的终点（Fly_To）及名称（Custom_Name），执行表格中的一行就代表订票系统的一个测试动作。将Excel中数据3行数据以名为DataCase1.xls保存于C盘中，Excel中数据格式如图6-49所示。

其次，在录制好的UFT脚本中再次编辑脚本实现Excel文件作为数据源的数据驱动测试。修改后的UFT脚本如图6-50所示。



在该实例脚本中利用了Excel的COM接口进行编程，首先在脚本中创建了Excel.Application对象。Application对象是Excel对象模型中最高层级的对象，代表Excel应用程序自身，它包括工作簿、工作表、单元格集合及它们包含的数据。利用Workbooks对象的Open方法打开工作簿的文件名，通过设置对应的工作表以后就可以通过Worksheet.Cells 属性找到工作表中的对象变量。那么，订票系统中测试的对象预订航班的时间（Data_of_Flight）、航班预订的起点（Fly_From）、航班预订的终点（Fly_To）及名称（Custom_Name）分别用sheet.Cells(rowcout，1)、sheet.Cells（rowcout，
2）、sheet.Cells（rowcout，3）、sheet.Cells（rowcout，4）替换，rowcout代表了Excel的行数。最后，循环访问数据文件，每次读入一行数据直到运行到Excel表中的末尾。

编辑完脚本后，运行UFT实现Excel文件外部数据源的数据驱动测试，由于在DataCase1.xml文件中包括了3行数据，则订票系统一共要运行3次。运行结果如图6-51、图6-52和图6-53所示。

最后，查看运行结果，如图6-54所示。

本文仅用于学习和交流目的，不代表异步社区观点。非商业转载请注明作译者、出处，并保留本文的原始链接。
Verilog语法入门（十三）测试文件 Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
Verilog语法之测试文件 要测试我们设计的模块功能是否正常，最直接的办法就是烧写到FPGA芯片中进行验证，但是这种方式往往结果并不直观，且出现问题后也不容易定位。为提高工作效率，我们可通过电脑仿真的方式进行功能验证，待仿真通过后，再烧写到FPGA中，这样可以快速排除电路中存在的绝大多数bug。在电脑上进行仿真，除了我们设计的功能模块之外，还需要另一模块——testbench，用于产生被测模块所需的激励信号。由于testbench只是用于电脑端的仿真，而不需要最终综合成电路，因此其写法更加灵活，可以使用verilog语法中的一些不可综合的语句，如initial、#、$display、$readmemb、forever等。
异步社区 异步社区(www.epubit.com)是人民邮电出版社旗下IT专业图书旗舰社区，也是国内领先的IT专业图书社区，致力于优质学习内容的出版和分享，实现了纸书电子书的同步上架，于2015年8月上线运营。公众号【异步图书】，每日赠送异步新书。