全志T3+Logos FPGA开发板——FPGA案例开发手册
前 言
本文档主要提供开发板FPGA端案例测试方法,适用开发环境如下:
Windows开发环境:Windows 7 64bit、Windows 10 64bit
Pango Design Suite:Pango Design Suite 2021.1-SP7.1
FPGA案例位于产品资料“4-软件资料\Demo\fpga-demos\”目录下。案例包含project和bin两个目录,其中project目录下包含案例工程文件,bin目录下含有案例.sbit和.sfc格式可执行文件。.sbit格式文件用于在线加载,.sfc格式文件用于固化至SPI FLASH。
进行本文档操作前,请先按照调试工具安装相关文档安装Pango Design Suite 2021.1-SP7.1工具,并使用创龙科技TL-PGMCable下载器将评估板FPGA JTAG接口连接至PC机。
本文测试板卡为创龙科技TLT3F-EVM开发板,它是一款基于全志科技T3四核ARM Cortex-A7 + 紫光同创Logos PGL25G/PGL50G FPGA设计的异构多核国产工业开发板,ARM Cortex-A7处理器单元主频高达1.2GHz。评估板由核心板和评估底板组成,核心板CPU、FPGA、ROM、RAM、电源、晶振、连接器等所有器件均采用国产工业级方案,国产化率100%。同时,评估底板大部分元器件亦采用国产工业级方案。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
led_flash案例
案例说明
案例功能:控制评估底板LED3、LED4每隔0.5s将状态翻转一次。
图 1
管脚约束可查看案例"project\led_flash_xxx\constraints\led_flash.fdc"文件。
案例测试
请运行程序,此时可看到评估底板的LED3、LED4进行闪烁。
关键代码
顶层文件为"project\led_flash_xxx\hdl\led_flash.v",关键代码说明如下。
- 使用外部晶振提供的sys_clk作为LED参考时钟。
- 利用sys_clk(24MHz)进行计数,使LED按照0.5s的时间间隔进行状态翻转。
图 2
key_test案例
案例说明
案例功能:通过FPGA端用户输入按键USER4(KEY8)控制评估底板LED3状态。
图 3
图 4
管脚约束可查看案例"project\key_test_xxx\constraints\key_test.fdc"文件。
案例测试
请运行程序,此时每按下USER4(KEY8)一次,LED3状态改变一次。
关键代码
顶层文件为"project\key_test_xxx\hdl\key_tes.v",关键代码说明如下。
- 使用外部晶振提供的sys_clk作为参考时钟。
- 利用sys_clk(24MHz)进行计数,对按键进行按键消抖,产生按键标识信号控制LED3的状态。
图 5
ad7606_capture案例
案例说明
案例功能:通过创龙科技TL7606P模块采集8通道数据(采样率为200KSPS),并使用PDS的Debugger工具显示原始波形。程序功能框图如下所示。
图 6
管脚约束可查看案例"project\ad7606_capture_xxx\constraints\ad7606_capture.fdc"文件。
案例测试
硬件连接
请将创龙科技TL7606P-A1模块连接至评估板FPGA ExPORT0(CON24)接口,硬件连接如下图所示。
图 7
案例支持8通道AD数据同时采集与显示,本次测试以AD模块V1通道采集一路AD数据为例进行演示。请分别将AD模块的V1通道端子连接至信号发生器正极、AGND端子连接至信号发生器负极。
请设置信号发生器A通道实际输出频率为1KHz、峰峰值为5.0Vpp(即幅值为2.5V)的正弦波信号。
备注:本测试使用的TL7606P-A1模块,量程为±5V,待测信号电压请勿超过模块量程,否则可能会导致模块损坏。
操作说明
- 评估板上电,请先加载运行FPGA端可执行程序。
- 双击ad7606_capture.pds工程文件,打开工程。依次选择"Tools -> Debugger",如下图所示。
图 8
- 在弹出窗口点击图标连接仿真器,然后点击OK,如下图所示。
图 9
图 10
- 点击图标加载文件。
图 11
- 在弹出如下界面中,File选择案例ad7606_capture_xxx.sbit程序可执行文件,Fic file选择ad7606_capture_syn.fic仿真配置文件,然后点击OK。
图 12
- 在弹出界面中点击Waveform,右击对应通道的输出信号,设置为"Signed Decimal"模式,如下图所示。
图 13
- 点击"Bus Plot",选择需要绘制波形的对应通道信号,点击,即可查看到对应通道信号的波形(共包含1024个采样点),如下图所示。
图 14
- 点击Listing,可查看波峰值和波谷值,如下图所示。
图 15
图 16
相关文章
- 字画拍卖竞拍商城系统开发案例及源码
- 【嵌入式案例分享】使用Matlab生成可供TMS320C6748开发板使用的算法
- 【数智化案例展】联想——以智能决策技术应对呆滞物料管理挑战
- 案例推荐|千亿级、大规模:腾讯超大 Apache Pulsar 集群性能调优实践
- java 10套完整项目开发案例 (详细实现步骤)
- dapp系统功能开发|产品案例分析
- 阐述区块链NFT铸造分红DAPP项目系统开发分析(成熟案例)
- java测试案例编写方法_java实现自动化测试实例
- Android传感器开发与智能设备案例实战_Android移动应用开发
- android传感器开发与智能设备案例实战_传感器的选择
- 【重识云原生】第六章容器基础6.4.10.4节——StatefulSet实操案例-使用 StatefulSet 部署Cassandra
- MetaForce佛萨奇开发案例,MetaForce佛萨奇2.0智能合约系统开发流程及源码
- 大数据必学Java基础(一百一十二):开发案例之登录验证
- 大数据必学Java基础(一百一十七):三个案例开发
- Linux 应用案例开发手册——基于Zynq-7010/20工业开发板
- 嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(4)
- 嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(3)
- squid策略案例
- Scratch3.0——助力新进程序员理解程序(案例八、等差数列计算1)
- 元宇宙3D游戏开发规则丨元宇宙3D游戏链游系统开发实现技术逻辑及方案丨元宇宙3D游戏链游源码案例部署
- 什么是NFT数字藏品系统开发丨NFT数字藏品系统开发案例及源码分析
- 链游开发源码案例丨链游系统开发(方案及逻辑)丨链游dapp系统开发(运营版)
- DSP CLA算法开发案例——基于TMS320F2837xD+FPGA开发板
- 全志T3+Logos FPGA核心板——物联网模块开发案例
- 大数据技术之日志清洗案例详解大数据
- 实战探索:Java中使用Redis缓存(java的redis案例)
- haproxy-ACL案例
- 实战Oracle SQL实战之旅学以致用(oracle中sql案例)
- Ajax案例集下载:新增分页查询案例(包括《Ajax开发精要》中的两个综合案例)下载
- 彻底删除thinkphp3.1案例blog标签的方法