pmos开关电路原理_高频开关电源电路图

大家好，又见面了，我是你们的朋友全栈君。

​概述

负载开关电路日常应用比较广泛，主要用来控制后级负载的电源开关。此功能可以直接用IC也可以用分立器件搭建，分立器件主要用PMOS加三极管实现。本文主要讨论分立器件的实现的细节。

电路分析

如下图所示R5模拟后级负载，Q1为开关，当R3端口的激励源为高电平时，Q2饱和导通，MOS管Q1的VGS<VGSth导通，R5负载上电，关断时负载下电。电路中R3为三极管Q2的限流电阻，R4为偏置电阻，R1R2为Q1的栅极分压电阻，C1C2为输出滤波电容。

提出问题

当Q1导通上电瞬间电容两端电压不能突变会出现很高的冲击电流。此电流很可能会损坏MOS管或者触发前级电源的过流保护，所以此冲击电流并不是我们想要的。接下来给R3端口加单脉冲激励源，观察Q1(D)处的冲击电流。

通过仿真观察电流记录数据图表发现Q1(D)处的电流峰值为约20A，稳态电流为1A。峰值较大给电路造成很大压力，接下来我们要想办法将此冲击电流降下来，保障电路的安全。

故障分析

MOS的可以等效成下图右侧的电路模型，

输入电容Ciss=Cgs+Cgd，

输出电容Coss=Cgd+Cds，

反向传输电容Crss=Cgd，也叫米勒电容

MOS的启动波形

t0—t1阶段

这个过程中，驱动电流ig为Cgs充电，Vgs上升，Vds和Id保持不变。一直到t1时刻，Vgs上升到阈值开启电压Vg（th）在t1时刻以前，MOS处于截止区。

t1—t2阶段

t1时刻，MOS管开始导通，Id开始上升了。这个时间段内驱动电流仍然是为Cgs充电，Id逐渐上升，在上升的过程中Vds会稍微有一些下降，这是因为下降的di/dt在杂散电感上面形成一些压降。

t2—t3阶段

从t2时刻开始，进入米勒平台时期，米勒平台就是Vgs在一段时间几乎维持不动的一个平台。此时漏电流Id最大。且Vgs的驱动电流转移给Cgd充电，Vgs出现了米勒平台，Vgs电压维持不变，然后Vds就开始下降了。

t3~t4阶段

当米勒电容Cgd充满电时，Vgs电压继续上升，直至MOS管完全导通。

从上述周期看出MOS管开启过程主要受Cgs和Cgd共同影响。如果延长开启过程主要是延长t1—t2阶段和t2—t3阶段，在负载确定的情况下主要是增大Cgs和Cgd等效电容来实现。

仿真实践

在原有电路中加入C3和C4 100nF电容

仿真得出启动时电流波形为，其中红线为Q1的Vgs波形绿线为C4(1)测到的启动电流波形

明显对比之前不加C3、C4电容时启动冲击电流波形峰值下降，开通时间变长，并且尖峰后移。

调整C3和C4的值为1000nf时，效果更加明显

实验结论

实验得出增加MOS的Cgs和Cgd可实现开通缓启动功能，保护MOS不受到冲击损坏。

版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 举报，一经查实，本站将立刻删除。