流水线技术原理和Verilog HDL实现(转)
2023-09-27 14:28:14 时间
所谓流水线处理,如同生产装配线一样,将操作执行工作量分成若干个时间上均衡的操作段,从流水线的起点连续地输入,流水线的各操作段以重叠方式执行。这使得操作执行速度只与流水线输入的速度有关,而与处理所需的时间无关。这样,在理想的流水操作状态下,其运行效率很高。 如果某个设计的处理流程分为若干步骤,而且整个数据处理是单流向的,即没有反馈或者迭代运算,前一个步骤的输出是下一个步骤的输入,则可以采用流水线设计方法来提高系统的工作频率。 下面用8位全加器作为实例,分别列举了非流水线方法、2级流水线方法和4级流水线方法。
(1)非流水线实现方式
module adder_8bits(din_1, clk, cin, dout, din_2, cout); input [7:0] din_1; input clk; input cin; output [7:0] dout; input [7:0] din_2; output cout; reg [7:0] dout; reg cout; always @(posedge clk) begin {cout,dout} <= din_1 + din_2 + cin; end endmodule
(2)2级流水线实现方式:
module adder_4bits_2steps(cin_a, cin_b, cin, clk, cout, sum); input [7:0] cin_a; input [7:0] cin_b; input cin; input clk; output cout; output [7:0] sum; reg cout; reg cout_temp; reg [7:0] sum; reg [3:0] sum_temp; always @(posedge clk) begin {cout_temp,sum_temp} = cin_a[3:0] + cin_b[3:0] + cin; end always @(posedge clk) begin {cout,sum} = {{1'b0,cin_a[7:4]} + {1'b0,cin_b[7:4]} + cout_temp, sum_temp}; end endmodule
注意:这里在always块内只能用阻塞赋值方式,否则会出现逻辑上的错误!
(3)4级流水线实现方式:
module adder_8bits_4steps(cin_a, cin_b, c_in, clk, c_out, sum_out); input [7:0] cin_a; input [7:0] cin_b; input c_in; input clk; output c_out; output [7:0] sum_out; reg c_out; reg c_out_t1, c_out_t2, c_out_t3; reg [7:0] sum_out; reg [1:0] sum_out_t1; reg [3:0] sum_out_t2; reg [5:0] sum_out_t3; always @(posedge clk) begin {c_out_t1, sum_out_t1} = {1'b0, cin_a[1:0]} + {1'b0, cin_b[1:0]} + c_in; end always @(posedge clk) begin {c_out_t2, sum_out_t2} = {{1'b0, cin_a[3:2]} + {1'b0, cin_b[3:2]} + c_out_t1, sum_out_t1}; end always @(posedge clk) begin {c_out_t3, sum_out_t3} = {{1'b0, cin_a[5:4]} + {1'b0, cin_b[5:4]} + c_out_t2, sum_out_t2}; end always @(posedge clk) begin {c_out, sum_out} = {{1'b0, cin_a[7:6]} + {1'b0, cin_b[7:6]} + c_out_t3, sum_out_t3}; end endmodule
总结:利用流水线的设计方法,可大大提高系统的工作速度。这种方法可广泛运用于各种设计,特别是大型的、对速度要求较高的系统设计。虽然采用流水线会增大资源的使用,但是它可降低寄存器间的传播延时,保证系统维持高的系统时钟速度。在实际应用中,考虑到资源的使用和速度的要求,可以根据实际情况来选择流水线的级数以满足设计需要。 这是一种典型的以面积换速度的设计方法。这里的“面积”主要是指设计所占用的FPGA逻辑资源数目,即利用所消耗的触发器(FF)和查找表(LUT)来衡量。“速度”是指在芯片上稳定运行时所能达到的最高频率。面积和速度这两个指标始终贯穿着FPGA的设计,是设计质量评价的最终标准。
相关文章
- 技术科普丨服务发现和负载均衡的来龙去脉
- 学习笔记7:《大型网站技术架构 核心原理与案例分析》之 永无止境:网站的伸缩性架构
- LiveVideoStackCon 2017 打造最专业的音视频技术大会
- 更适合智能家庭使用的新 Wi-Fi 技术问世了
- CEO真心话:可能因为AI技术调整20%的工作岗位!
- 停车场收费管理系统嵌入式技术应用
- 《大数据分析原理与实践》——1.4 大数据分析的过程、技术与难点
- 灾备联盟牵头研制《云灾备技术发展趋势与应用白皮书》
- 新型恶意软件检测技术:利用传感器检测手机
- Linux下双网卡绑定(bonding技术)
- 重复数据删除:块级技术VS.字节级技术
- 九卷读书:《跨越鸿沟》-产品和技术生命周期一点思考
- 【项目精选】基于网络爬虫技术的网络新闻分析(视频+论文+源码)
- iOS中 常用的mac终端指令汇总 技术分享
- Jobbox.io(职位盒子): 新兴的面向技术人才的职场招聘众推平台
- 【ARCore】Android ARCore 简介 ( AR 增强现实技术简介 | Android 平台常用的 AR 技术 | ARCore 相关资料收集 )
- WCF技术剖析之二十二: 深入剖析WCF底层异常处理框架实现原理[中篇]
- 多天线技术是LTE的重要演进方向已成为产业共识
- 比特币(Bitcoin)底层技术原理
- 比特币(Bitcoin)技术原理初探
- 【Java 虚拟机原理】动态字节码技术 | Dalvik & ART 虚拟机 | Android 字节码打包过程
- Windows Process Injection(Windows进程注入)技术研究
- 技术解码 | RSFEC原理分析
- 基于xmpp openfire smack开发之Android消息推送技术原理分析和实践[4]
- 中国平安:未来要全面输出科技实力,实现技术盈利
- gcd崩溃系统堆栈等,iOS性能相关度量技术,很不错,备查。