带有时钟使能和同步清零的D触发器
同步 触发器 时钟 带有
2023-09-11 14:20:47 时间
每个 Slice 有 8 个 FF 。四个可以配置为 D 型触发器或电平敏感锁存器,另外四个只能配置为 D 型触发器,但是需要记得是:当原来的四个 FF 配置为锁存器时,不能使用这四个 FF 。
(1)FDCE
简介
带有时钟使能和异步清零的 D 触发器
当时钟使能(CE)为高并且异步清零信号 CLR 为低时,该 D 触发器将数据输入 D 端传递到输出 Q 端。
当CLR为高,不管输入是什么,输出 Q 端值为 0。
原语
FDCE #(.INIT(1'b0) // Initial value of register (1'b0 or 1'b1)) FDCE_inst (.Q(Q), // 1-bit Data output.C(C), // 1-bit Clock input.CE(CE), // 1-bit Clock enable input.CLR(CLR), // 1-bit Asynchronous clear input.D(D) // 1-bit Data input);
真值表
(2)FDPE
简介
带有时钟使能和异步置位的 D 触发器
当时钟使能(CE)为高并且异步置位信号 PRE 为低时,该 D 触发器将数据输入 D 端传递到输出 Q 端。当 PRE 为高,不管输入是什么,输出 Q 端值为 1。
原语
FDPE #( .INIT(1'b0) // Initial value of register (1'b0 or 1'b1)) FDPE_inst ( .Q(Q), // 1-bit Data output .C(C), // 1-bit Clock input .CE(CE), // 1-bit Clock enable input .PRE(PRE), // 1-bit Asynchronous preset input .D(D) // 1-bit Data input);
真值表
(3)FDRE
简介
带有时钟使能和同步清零的 D 触发器
当时钟使能(CE)为高并且同步清零信号 R 为低时,该 D 触发器在时钟上升沿将数据输入 D 端传递到输出 Q 端。
当 R 为高,不管输入是什么,输出 Q 端值为 0。
原语
FDRE #( .INIT(1'b0) // Initial value of register (1'b0 or 1'b1)) FDRE_inst ( .Q(Q), // 1-bit Data output .C(C), // 1-bit Clock input .CE(CE), // 1-bit Clock enable input .R(R), // 1-bit Synchronous reset input .D(D) // 1-bit Data input);
真值表
(4)FDSE
简介
带有时钟使能和同步置位的 D 触发器
当时钟使能(CE)为高并且同步置位信号 S 为低时,该 D 触发器在时钟上升沿将数据输入 D 端传递到输出 Q 端。
当 S 为高,不管输入是什么,输出 Q 端值为 1。
原语
FDSE #( .INIT(1'b0) // Initial value of register (1'b0 or 1'b1)) FDSE_inst ( .Q(Q), // 1-bit Data output .C(C), // 1-bit Clock input .CE(CE), // 1-bit Clock enable input .S(S), // 1-bit Synchronous set input .D(D) // 1-bit Data input);
真值表
相关文章
- 非阻塞同步算法实战(三)-LatestResultsProvider
- 【Docker】解决docker通过volumes挂载文件不生效,修改后容器内数据不同步,需要重启容器才能同步的问题
- GemFire 异步写和同步读
- kettle数据同步的五种方案
- ckeditor手动同步textarea
- 在JavaScript中使用json.js:Ajax项目之GET请求(同步)
- Redis 数据同步:主从库如何实现数据一致?
- Atitit 项目源码管理 attilax著 1. 源码结构sdk目录结构1 1.1. 源码分类,配置文件,主程序文件,sql文件1 2. 源码管理,提交,更新,与同步1 2.1. 源码同步
- Android 系统当前时间与网络时间同步
- m基于OFDM数字电视地面广播系统中频域同步技术研究
- Windows串口编程(同步异步)
- rsync+inotify数据实时同步介绍与实战