【Verilog基础】逻辑综合（1）概述与基本知识入门

一、 逻辑综合概述

1、 逻辑综合的专题学完之后，能够掌握以下五个核心知识点

• （1） 懂得为什么要逻辑综合；
• （2） 懂得逻辑综合的基本原理；
• （3） 懂得逻辑综合需要提供哪些文件；
• （4） 知道逻辑综合过程需要施加哪些约束；
• （5） 知道逻辑综合能够产生哪些结果。

2、 逻辑综合是 ASIC 前端设计中的一个重要步骤：

• 综合的过程就是将抽象程度较高的 RTL 代码转换到与工艺库相关的门级网表的过程。
• 逻辑综合的目的是决定电路的门极结构，寻求面积与时序的平衡࿰