6.Verilog的always语句使用
语句 Verilog always 使用
2023-09-11 14:15:32 时间
---------------------------------------------------------------------------------------
always语句包括的所有行为语句构成了一个always语句块。该always语句块从仿真0时刻开始执行其中的行为语句;最后一条执行完成后,再开始执行其中的第一条语句,如此往复循环,直到整个仿真结束。因此,always语句块常用于对数字电路中一组反复执行的活动进行建模。比如大家熟知的时间信号发生,每半个时钟周期时钟信号翻转一次。
通过always语句,可以实现赋值功能,延迟功能,下面对这两个功能的实现进行介绍分析:
`timescale 1ns / 1ps
module count(
input i_clk,
input i_rst,
output reg[9:0]o_count1,
output reg[9:0]o_count2,
output reg[9:0]o_count3
);
always @(posedge i_clk or posedge i_rst)
begin
if(i_rst)
begin
o_count1 <= 10'd0;
o_count2 <= 10'd0;
o_count3 <= 10'd0;
end
else
相关文章
- shell编程-----while、until、case、select语句
- SQL语句测试
- SQL逻辑查询语句执行顺序 需要重新整理
- 语句
- SqlServer查询语句中用到的锁
- MySQL运维---SQL语句
- Swift中的循环语句
- Jenkins 流水线语法进阶 07 循环语句 for while
- SQL GROUP BY 语句
- JavaSE基础篇 | 选择语句、循环语句、转向语句、返回语句
- 【项目实战】SQL常用语句介绍
- 嵌套SQL语句訪问DB2中SQLCA的调用技巧
- Verilog 语句块(2) 嵌套块
- 【Verilog向SystemVerilog过渡遇到的问题】~ 信号变量类型的转变、 == 和 ===的区别、array[$]、奇偶校验位、repeat、数据选择语句、
- Mysql ---- SQL语句学习笔记一
- 【FPGA】Verilog 基础速览 | 数据类型 | HDL常数声明 | Timescale | 操作符 | 阻塞语句 | 非阻塞语句
- 【牛客网刷题系列 之 Verilog快速入门】~ 多功能数据处理器、求两个数的差值、使用generate…for语句简化代码、使用子模块实现三输入数的大小比较
- 【读书笔记】《Verilog数字系统设计教程》第4章 运算符、赋值语句和结构说明语句(附思考题答案)
- 【读书笔记】《Verilog数字系统设计教程》第7章 调试用系统任务和常用编译预处理语句(附思考题答案)
- 09 verilog基础语法-结构语句(initial、always)