---

目录

1、时序弧

1.1、单元延时

1、电平转换延时

 2、逻辑门延时

2、建立、保持时间

2.1、建立时间

 2.2、保持时间

 3、时序路径

 4、时钟域（CD）

 5、操作条件

参考说明

---

---

前面几篇讲述了 Tcl 语言相关的学习内容，为STA的学习做了基础性的准备。从本篇开始，就学习与STA相关的知识。

一起加油！

---

1、时序弧

时序弧用来描述，两个节点延时信息的参数。通常分为，连线延时和单元延时。

连线延时：单元输出端口到扇出网络负载的延时信息。

单元延时：单元的内部延时，即单元的输入端口到输出端口的延时信息。

如下图所示：

1.1、单元延时

1、电平转换延时

分为两种，高电平到低电平的转换时间 以及 低电平到高电平的转换时间。都是以阈值衡量，并非绝对的高低电平。

 2、逻辑门延时

以反相器为例：

2、建立、保持时间

2.1、建立时间

概念：在触发器的捕获沿到来之前，数据必须提前保持稳定的持续时间，以保证触发器可以顺利安全的取到数据。

此参数可以用来约束数据路径上的最大延时。

如果建立时间违规，很有可能导致亚稳态。

 2.2、保持时间

概念：在触发器的捕获沿到来之后数据必须保持稳定的持续时间。

此参数可以用来约束数据路径的最小延时。

 3、时序路径

每个时序路径都有一个起点和终点。

一般，起点是时序单元的时钟引脚 或者设计的输入端口；终点是时序单元的数据输入引脚或者 设计的输出端口。所以一共有四种时序路径。   

 4、时钟域（CD）

大多数数字电路都是”全局异步，局部同步“的时序，但是所有的静态时序分析（STA）都是针对 的同步电路，所以针对异步的时序无法分析，此时就需要告诉时序分析器不要分析对应异步的时序路径。（即 伪路径约束）。

 

 5、操作条件

由于半导体不同的工艺制成，不同的使用环境，对器件本身的延迟存在较大影响。所以在进行STA时一定要明确操作的环境和条件，主要包括，工艺制程（Process ）、电压（Voltage ）、温度（Temperature ）。

在指定上述的条件之后，单元延时和互连线的延时也就根据上述条件进行计算分析。

工艺制程的模型主要分为3种：slow、typical、fast。其中 slow 和 fast都是极端的条件，对于稳健的设计，PVT（Process Voltage Temperature）都要在极端环境下测试通过。

下图是 PVT 对延时的影响：

注意 fast 制程对应的延时反而是较大。

一般在最大延时环境下，检查建立时间；在最小延迟环境下检查保持时间。

 

 

参考说明

【1】B站 邸老师学习视频。