可置位计数器
计数器
2023-09-14 09:10:03 时间
可置位计数器
题目描述
请编写一个十六进制计数器模块,计数器输出信号递增每次到达0,给出指示信号zero,当置位信号set 有效时,将当前输出置为输入的数值set_num。
模块的接口信号图如下:
`timescale 1ns/1ns
module count_module(
input clk,
input rst_n,
input set,
input [3:0] set_num,
output reg [3:0]number,
output reg zero
);
reg [3:0] num;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
num <= 4'b0;
else if(num == 4'd15)
num <= 4'b0;
else if(set == 1'b1)
num <= set_num;
else
num <= num + 1'b1;
end
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
number <= 4'b0;
else
number <= num;
end
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
zero <= 1'b0;
else if(num == 4'd0)
zero <= 1'b1;
else
zero <= 1'b0;
end
endmodule
相关文章
- PHP垃圾回收机制引用计数器概念
- 生产追溯系统-Wifi+传感器,实现计数器以及监控机器是否停止
- 一个基于ngrx的计数器例子
- 80. 删除有序数组中的重复项 II-通过计数器实现原地修改
- 【Linux 内核 内存管理】Linux 内核堆内存管理 ③ ( CPU 计数器瓶颈 | per-CPU 计数器 | Linux 内核 percpu_counter 结构体源码 )
- 9.1hadoop 内置计数器、自定义枚举计数器、Streaming计数器
- 加减计数器
- 格雷码计数器
- C51单片机定时器/计数器中断功能详细分析(二)
- S7-1200PLC定时器计数器的应用
- Scala计数器开发
- verilog 秒计数器,分频器
- 【牛客网刷题系列 之 Verilog进阶挑战】~ 计数器专题