同步FIFO设计(计数器法)——Verilog设计，区分前一种同步计数器法

@TOC

// verilog中的同步FIFO 设计
FIFO主要用于以下几个方面：
跨时钟域数据传输，将数据发送到芯片之前进行缓冲，如发送到DRAM 或 SRAM
存储数据以备后用，FIFO是异步数据传输时常用的存储器，多bit 数据异步传输时，无论是从快时钟域到慢时钟域，还是从慢时钟域到快时钟域，都可以使用FIFO处理。
FIFO中重要参数：深度、宽度、空标志、满标志、读时钟、读时针、写时钟和写时针

1，RTL代码

// verilog中的同步FIFO 设计
// FIFO主要用于以下几个方面：
// 跨时钟域数据传输，将数据发送到芯片之前进行缓冲，如发送到DRAM 或 SRAM
// 存储数据以备后用，FIFO是异步数据传输时常用的存储器，多bit 数据异步传输时，无论是从快时钟域
// 到慢时钟域，还是从慢时钟域到快时钟域，都可以使用FIFO处理。
// FIFO中重要参数：深度、宽度、空标志、满标志、读时钟、读时针、写时钟和写时针