2023届数字IC面经 | "普通"校招求职者经历？

感谢作者小白菜同学投稿，投稿方式见文末。

自我介绍

双211高校，渣硕一枚。硕士期间成绩中等偏下，研究方向与IC无任何关系，也没有相关的实习和流片经历，无专利，无竞赛，无论文。可以说是没有出彩的地方，所以我的经历可以说是一个非常普通校招求职者入行数字IC设计成功上岸的一个经历，因为太普通，所以我相信可以让大多数人从我的经历中吸取经验和教训。

下边我将从学习积累，秋招准备，面试过程和秋招收获四个方面来讲述自己上岸的经历。

学习积累

研一的时间我都是在自学FPGA相关的内容，最开始是从Verilog语言开始学起，用的是那本夏宇闻的经典教材，通过一两个月的学习算是基本掌握了Verilog语言代码的编程方法，具备了基本的代码能力；

然后我又开始学习Vivado软件的使用，用实验室的开发板进行练习，真的是从点亮一个流水灯一点点开始摸索，练习软件的使用，练习仿真，联系上板调试的步骤和流程等等，算是真正的找到了一点入门FPGA的感觉。

我们这一届刚好处在实验室之前的项目已经完结，新的项目还没开始做的尴尬时期，所以导致我们研二期间并没有像其他实验室一样可以通过练习FPGA项目来提升自己，所以我个人就选择学习师兄之前的项目。

从项目书开始，像刚刚接到这个项目一样，把项目需求，模块划分，代码编写，仿真测试，从头到尾自己做一遍，碰到的问题还可以请教师兄。

直到自己从头到尾把项目做完，这个项目也自然而然的成为我的项目了，虽然没有实地去外场进行调试和操作，但是对项目如何实现功能需求，碰到了哪些问题以及困难点解决方案都清晰明了。

达到这个程度之后，时间也来到了4月份，开始正式踏入了秋招准备阶段。

秋招准备

对于秋招，我的准备算是非常充分的。首先我准备的时间比较早，参照往届师兄师姐的秋招时间点，一般集中面试时间都集中在7-9月份，所以我基本上从4月中旬开始，就已经在着手准备秋招了。

这两年国内的大环境和某国的制裁行为也预示着国产IC行业是未来几年的大势所趋。这一行业肯定面临着很大的困难，但是也会带来很大的机会，是风口行业。

所以我秋招准备投递的岗位就是数字IC设计岗位。因为自己研究生期间学习的方向都是FPGA，因此对于数字IC设计也算是半个科班出身，转行不算困难。

秋招准备第一步，信息收集很重要。我当时关注了几个非常好的公众号，为我的秋招准备提供了很大的帮助，也添加了很多QQ群，会从公众号、QQ群里得到很多秋招的参考资料。还会从公众号里找到往届师兄师姐的经验分享、校招信息、学习文章等等，对我的帮助非常大。

我也是从面经里面了解到，往届的数字IC面试是需要学习一些高频考点的，对于校招学生来说，企业更多的是想招聘学习态度积极，基础知识扎实的学生。

因此对于基础知识的掌握程度很大一部分反映了我们对待学习的态度和个人能力。因此我在网上搜集各个公司往年的笔试真题和解析，一道一道题去学习，把往年的真题当做自己秋招的教材，不停的差缺补漏，做的多了就会发现其实很多公司的考试内容基本上都是围绕上面说的几个方面，只是知识点比较稀碎，需要认真的整理和记忆。题刷的多了，其实这部分内容并不困难。相对于转互联网学习的同学们需要背诵的八股内容简直就是九牛一毛。

个人简历也非常的关键，简历的好坏将会决定我们是否具有笔试和面试的机会，因为HR筛选主要就是通过简历的呈现效果。

我看过很多人写的简历，也了解过身边的同学简历通过的概率，对于简历的编写也有一定的心得。首先简历的书写不能太过冗杂，我看过身边有能力很强的同学，把自己的简历写的非常的详细，用了两页到三页才罗列完自己的研究生工作。看起来好像工作量很是饱满，但实际上简历通过的概率并没有那么理想。

因此我建议简历最好一页搞定，最多最多不要超过两页。重点一定清晰，优势要突出。比如院校优势，专业优势，成绩优势，奖项优势，竞赛优势，重点实验室优势，这一类的内容可以突出表现。项目经历和实习经历要交代出项目背景，体量，自己工作的内容，发挥的作用。其他的内容，比如性格、爱好、个人评价这种内容，我觉得对于我们找研发岗位人员的简历来讲，可有可无，基本不太重要。最好借鉴借鉴往届优秀师兄师姐的简历模板，在模板的基础上取其精华去其糟粕，修改出属于自己的精致简历。

以上就是我在秋招开始之前做的所有准备工作。

面试经历

1

联发科：

一面：自我介绍、手绘项目框图，介绍项目；项目用到的最高时钟频率是多少？有没有在时序分析的时候碰到问题？如何解决的？异步FIFO设计的时候需要注意什么？有没有学过System Verilog？脚本语言有没有学过？

2

哲库ZEKU：

一面：自我介绍、项目介绍、同步和异步的区别，优缺点？项目中用的是什么复位方式？一个非门需要用几个mos管搭建？项目中有没有用到跨时钟域，介绍一下跨时钟域的方法？学过脚本语言么？

二面：自我介绍、项目介绍、光纤通信的协议是什么，数据流如何控制？学习过总线的知识么，介绍一个AHB和AXI的区别，AXI的突发类型有哪些？建立时间和保持时间的概念？介绍一下项目的系统时钟树。

3

联芸科技：

一面：自我介绍、项目介绍、项目中用到的算法原理是什么，在FPGA上是如何实现的？项目中用的时钟是多大？时序约束怎么做的？跨时钟域采取的什么方式，还有哪些跨时钟域的方法？

二面：自我介绍、项目中碰到了哪些问题，是如何解决的？当项目合作过程中出现了意见分歧如何处理？阻塞赋值和非阻塞赋值的区别，生成电路之后的区别？

4

诺瓦科技：

一面：自我介绍、项目介绍、项目中FPGA与DSP之间是如何通信的，传输的数据量有多大？介绍一下SRIO协议。Case、casex、casez之间的区别？亚稳态的概念，降低亚稳态的方法？

二面：自我介绍、项目介绍、对芯片低功耗了解多少？在项目中有没用用到低功耗或者性能优化的方法？格雷码的特点？格雷码和独热码哪一种编码的功耗比较低，为什么？

5

芯动科技：

一面：自我介绍、项目介绍，光纤通信调用的IP核所用的总线协议是什么？介绍一下AXI4协议的特点？AXI4的乱序是如何实现的？了解过仲裁器么？有哪些仲裁方式？

二面：自我介绍、项目介绍，项目中使用的FIFO的类型？在FPGA中使用什么资源实现的FIFO？FIFO的深度如何设计？了解FIFO的内部结构么？芯片低功耗设计有哪些方法？研究生期间有没有获得什么奖学金或者竞赛？

6

华为：

一面：自我介绍、项目介绍，项目代码量有多大？对于时序分析了解多少？手撕代码：跨时钟域输出传递

二面：自我介绍、项目介绍，项目中碰到过什么困难？是如何解决的？下次如何避免？手撕代码：稍微复杂一点的状态机 主管面：自我介绍、询问研究生期间的学习经历，为什么来华为？对加班怎么看？

7

小米：

一面：自我介绍、项目介绍，问了项目中的一些细节问题，时钟偏斜和时钟抖动的区别，对时序有什么影响？有没有了解过input delay和output delay？谈一谈对SOC的认识？有学习过哪些总线，介绍一下。手撕三分频代码

二面：自我介绍、项目介绍，FPGA使用的是哪款芯片？介绍一下这个芯片的内部资源，项目设计完成后的资源利用率是多少？跨时钟域是怎么设置的？光纤传输过程中如何验证是否有误码？同步复位，异步释放是解决什么问题？

8

圣邦微电子：

自我介绍、手绘项目框图，根据框图进行逐个模块的讲解，介绍实现思路。串口用到的波特率是多少？串口如何保证发送和接收数据没有错误？项目中的代码功能是怎么做的验证？学习过验证么？

9

芯原：

一面：自我介绍，项目简介，同步复位和异步复位的优缺点，代码覆盖率包括哪些，跨时钟域的方法，单bit和多bit跨时钟域的区别

二面：英语自我介绍，研究生经历，性格方面的问题

秋招收获

经过不懈的努力，还是有很多收获的，

个人秋招阶段收割的offer主要有：鼎信、中兴、乐鑫、小米、国民技术、诺瓦，硅谷数模、中电38所等等。

最后，祝大家都能收到自己满意的offer，加油！

—END—

声明：未经授权，禁止转载