重温FPGA开发7
重温FPGA开发35
FIFO模型与场景应用 FIFIO first in first out 只能顺序存取 FIFO的基本场景？ FPGA内部有个计数器，以50MHz的频率计数，此时，我
日期 2023-06-12 10:48:40
重温FPGA开发34
RAM的应用介绍 Random Access Memory ROM 只读不写 RAM 即可读 又可写 使用RAM存储一张图片的数据，并在TFT显示屏上显示出来。 可以使用串口传输数据到RAM中
日期 2023-06-12 10:48:40
重温FPGA开发31
时钟管理单元介绍与应用 B的物理意义是 频率控制字，Fclk越大能够输出的频率Fout越大，将Fclk提高到125M，从硬件的角度，开发板上只有一个50Mhz的有源
日期 2023-06-12 10:48:40
重温FPGA开发30
基于AD9767高速ADC的DDS信号发生器 希望做一个双通道的信号发生器输出 能够简单的调整每个通道的频率输出（通过按键来循环切换几个固定的频率输出）1\10\100\1000\10000
日期 2023-06-12 10:48:40重温FPGA开发15
串口接收原理与思路 前面完成了串口发送，现在反过来看，如何完成串口接收呢？ 把里面的8位数据解出来。 接收主要是读电平状态， 低电平概率比较小，所
日期 2023-06-12 10:48:40重温FPGA开发 1
1. 学习如何写代码 2. 勤思考 多调试，多思考 3. 多动手 Verilog 语法， FPGA常见的设计方法。自己写代码，网上下载代码自己修改进行使用，使用
日期 2023-06-12 10:48:40