FPGA用ROM输出正弦波
2023-04-18 15:24:55 时间
1、创建工程后点击IP Catalog
2、在搜索栏搜索ROM,并选择Block Memory Generator
3、在弹出来的界面中选择单口ROM
4、然后修改位宽和深度(这里根据我的需求设置为8位宽,4096深度);并把使能端口取消;勾上Core Output Register,使数据延迟一个时钟周期输出;由于有primitives Output Register的原因总的会延迟两拍输出。。
5、然后打开小梅哥的Mif精灵,选择Xilinx、位宽为8为,深度为4096、最大值为256然后点击OK后在软件所在的文件夹生成coe文件。
6、将coe文件放在找得到的地方,并来到Other Options,勾上Load Init File,点击Browse找到coe文件。第4步为将未用到的存储单元填充一个指定的数字,这里填充的数字为0。
7、修改名字后点击OK生成该ROM核
8、展开IP核,点击verilog文件,可以看到端口模块。(如果生成的是HDL文件,可以去旁边的IP Sources栏去找例化模板)
9、编写tb文件,例化IP核,进行仿真。
10、仿真结果
相关文章
- 【技术种草】cdn+轻量服务器+hugo=让博客“云原生”一下
- CLB运维&运营最佳实践 ---访问日志大洞察
- vnc方式登陆服务器
- 轻松学排序算法:眼睛直观感受几种常用排序算法
- 十二个经典的大数据项目
- 为什么使用 CDN 内容分发网络?
- 大数据——大数据默认端口号列表
- Weld 1.1.5.Final,JSR-299 的框架
- JavaFX 2012:彻底开源
- 提升as3程序性能的十大要点
- 通过凸面几何学进行独立于边际的在线多类学习
- 利用行动影响的规律性和部分已知的模型进行离线强化学习
- ModelLight:基于模型的交通信号控制的元强化学习
- 浅谈Visual Source Safe项目分支
- 基于先验知识的递归卡尔曼滤波的代理人联合状态和输入估计
- 结合网络结构和非线性恢复来提高声誉评估的性能
- 最佳实践丨云开发CloudBase多环境管理实践
- TimeVAE:用于生成多变量时间序列的变异自动编码器
- 具有线性阈值激活的神经网络:结构和算法
- 内网渗透之横向移动 -- 从域外向域内进行密码喷洒攻击